AMD opracowało instrukcje SSE5

AMD poinformowało o stworzeniu nowego zestawu instrukcji dla procesorów - SSE5. Zadaniem SSE5 jest zwiększenie wydajności podczas przetwarzania multimediów, wykonywaniu zadań typowych dla środowiska HPC (High Performance Computing) oraz lepsza obsługa aplikacji zabezpieczających.

Z SSE5 już teraz mogą zapoznać się developerzy, jednak nie korzystają z niej jeszcze procesory. Nowy zestaw zostanie zaimplementowany w CPU AMD korzystających z architektury Fusion (rdzeń Bulldozer), tak więc trafi on na rynek w 2009 roku.

Najważniejszą zmianą, która zaszła w SSE5 jest zwiększenie liczby operand z 2 do 3, dzięki czemu możliwe będzie łączenie 3 prostych instrukcji w jedną bardziej złożoną, co wpłynie na wydajność procesora w najbardziej wymagających aplikacjach. W chwili obecnej 3-operandowe instrukcje potrafią wykorzystywać tylko niektóre procesory RISC.

W tej chwili Intel nie komentuje pojawienia się nowego zestawu. Pamiętać jednak należy, że AMD i Intel podpisały umowę o wymianie instrukcji. Tak więc wcześniej czy później należy spodziewać się, że Intel zastosuje SSE5 podobnie jak AMD zastosowało w procesorze Barcelona podstawy intelowskiego zestawu SSE4, określane mianem SSE4a.

Mariusz Błoński


Wersja do druku

03.09.2007 r.

Nvidia szykuje nowy procesor?, 16:20

Prądożerny Intel, 16:18

04.09.2007 r.

Benchmark.pl kupiony przez Komputronika, 8:15

WiFi interesuje klientów najbardziej, 10:31